Introduction to System on Chip

1. SoC 시대의 도래

전자 산업의 발전 동향을 보면, 중앙 집권적 정보 처리에서 현재 digital convergence시대로 도래했다.

 

휴대폰의 on-chip화 과정을 살펴보면 공정기술의 발전으로 한 패키지 안에 여러 ip들을 합칠 수 있게 되었다.

하지만 Memory에 경우 아직도 off-chip dram을 사용하는데, 이는 dram의 공정(CMOS)과 sram의 공정방식이 다르기 때문이다.

sram과 dram은 설계의 태생이 다르기 때문에 on-chip으로 설계할 수 없다.

요즘 각광받고 있는 HBM에 경우에도 DRAM이지만 HBM Controller를 SoC에 통합하여 배치하고 있다.

 

2. SoC란 무엇인가?

Complete end product(system)의 주요 기능들을 단일 칩으로 구현한 것을 SoC라고 한다.

반대되는 개념으로 이전에 메인보드에 칩을 꽂는것으로 구현되었던 System-on-Board가 있다.

 

3. SoC의 구성

일반적으로 SoC는 hardware+software로 이루어져 있다.

SoC hardware

• 최소한 한개 이상의 programmable processor가 있어야함.
• on-chip memory(외부 dram은 레이턴시가 높아서, SoC 내부에 Sram(L1, L2캐시)등이 필요하다.
• 하드웨어로 구현된 기능 블록 (NPU, DSP, DMA 등등)
• 주변 장치 인터페이스(interface to peripheral devices)-UART,SPI,I2C (외부와 통신한다는게 위와 다름)
• 아날로그 소자(PLL등)
• O/MEMS 소자

SoC software

• System program(e.g., real-time OS)
• Device drivers
• Application programs

 

4. SoC design

SoC의 복잡도가 올라가면서 효율적인 design을 해야한다.

1. IP의 재사용

2. Architecture의 재사용

 

IP란?

재사용 가능하게 잘 정리된 모듈로, Hardware IP와 software IP로 구분된다.

HARDWARE IP

Soft IP : HDL을 사용하고 netlist까지만 변환된 결과이다. 공정변경에 따른 재설계가 필요 없기 때문에 재사용성이 높다. 하지만 재사용을 위하여 많은 과정(p&r), 검증 등의 과정이 필수적이라는 것이 단점이다.

verilog HDL

Firm IP : 특정 공정에 library cells(gates)를 사용해서 기술된 netlist 형태의 IP이다. 특정 공정의 게이트 딜레이 등이 반영되었다는 특징이 있다.

게이트 반영

Hard IP : 특정 공정에 규칙에 맞게 설계된 레이아웃 형태의 ip. 재이용이 빠르고 공정에 최적화있지만, 수정이나 개량이 어렵다.

layout 예시

SOFTWARE IP

source code IP : c,c++형태의 코드로 기술되어있고 machine과 독립적이다. 재사용성이 높다. 컴파일과정에서 machine에 최적화 해야한다.

object code IP : binary code형태로 제공된다. 재사용 과정이 빠르지만, 수정이나 개량이 어렵고, 타 machine으로 전환이 불가능하다.

chip 설계 flow

위 그래프는 ASIC based SoC로, 개발시간이 오래걸리고 개발 비용이 높다는 단점이 있다.

ASIC Flow가 아닌, FPGA based SoC를 구현해보자.

 

그런데 모든 soc 로직을 구현하는것은 쉬운 일이 아니다. -> APSoC를 사용하자

 

APSoC : 유연한 SoC를 지원하기 위해서 platform을 제공한다. SoC의 기본 골격을 가지고 있다.(xilinx Zynq)